PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-129849

(43) Date of publication of application: 16.05.1997

(51)Int.CI.

H01L 27/108 H01L 21/8242 H01L 21/28 H01L 21/768

H01L 27/04 H01L 21/822

(21)Application number: 08-001741

(71)Applicant : LG SEMICON CO LTD

(22)Date of filing:

09.01.1996

(72)Inventor: LEE CHANG-JAE

ZEN YUSAN

(30)Priority

Priority number: 95 9535979

Priority date: 18.10.1995

Priority country: KR

(54) CAPACITOR OF SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce occurrence of miss-alignment that follows the reduction of a capacitor area by forming a TiN plug of a barrier layer in a connection hole of an insulation film, and forming, by coating, a capacitor first electrode on the TiN plug, for easier etching at formation of multiple-layer electrode. SOLUTION: On a semiconductor substrate 20, an insulation film 28 containing a connection hole 29 is formed. Then, at a TiN plug 35 of the insulation film 28 and in the TiN plug 35 and a connection hole 29 of the insulation film 28, a plug 32 of thickness thinner then the insulation film 28 is formed. Then, on a barrier layer 28 formed on the upper surface of the plug 32 in the connection hole 29, a capacitor first electrode 36 is formed. Then, on the capacitor first electrode 36, a dielectric body layer 40 is formed, and on the dielectric body layer 40, a capacitor second electrode 42 is formed. At this time, since in the capacitor, the capacitor first electrode is formed easily by etching with a thin film of Pt, the formation process of an electrode is very easily performed.

LEGAL STATUS

[Date of request for examination]

09.01.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or (19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-129849

(43)公開日 平成9年(1997)5月16日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	F I						技術表示箇所	
H01L	27/108			HO1L 2		27/10	7/10		С		
	21/8242	3 0 1				21/28		301C			
	21/28					21/90	-		С		
	21/768					27/04			С		
27/04				27/10		27/10		6 5 1			
			審査請求	有	旅簡	項の数14	OL	(全 6]	頁)	最終頁に続く	
(21)出願番号		特願平8 -1741		(71)出願人		591050	591050992				
						エル・	シー・	セミコン	・カン	パニー・リミ	
(22)出願日		平成8年(1996)1月9日				テッド	テッド				
						大韓民	国忠清	北道清州市	市興徳	区香亭洞1番	
(31)優先権主張番号		95P35979	5 P 3 5 9 7 9			地					
(32)優先日		1995年10月18日		(72)発明者		子 昌	李 昌宰				
(33)優先権主張国		韓国(KR)				大韓民	大韓民国忠清北道清州市上堂區龍岩洞59三				
						逸アパ	逸アパート103-1408				
			(72)	発明者	全 裕	全 裕燦					
						大韓民	大韓民国ソウル特別市瑞草區方背4洞833				
						-28					
				(74)	代理人	、 弁理士	深見	久郎	(\$\frac{1}{2}\$	名)	

(54) 【発明の名称】 半導体素子のキャパシター及びその製造方法

(57)【要約】

【課題】本発明の目的は、プラグの表面酸化により性能 の低下及び割れ現象を防止し得る半導体素子のキャパシ ター及びその製造方法を提供しようとする。

【解決手段】半導体基板上絶縁膜の接続ホール内にプラグ及び障壁層のTiNプラグを順次形成し、該障壁層のTiNプラグ上にキャパシター電極を被覆する半導体素子のキャパシター及びその製造方法が提供されている。



【特許請求の範囲】

【請求項1】半導体素子のキャパシターであって、

半導体基板上に形成され接続ホールを有した絶縁膜と、 該絶縁膜の接続ホール内に該絶縁膜の厚さよりも低い厚 さを有して形成されたプラグと、

1

該接続ホール内のプラグ上面に形成された障壁層のTi nプラグと、

それらTinプラグ及び絶縁膜上に形成されたキャパシ ター第1電極と、

該キャパシター第1電極上に形成された誘電層と、 該誘電層上に形成されたキャパシター第2電極と、を備 えた半導体素子のキャパシター。

【請求項2】半導体素子のキャパシターを製造する方法 であって、

半導体基板上に絶縁膜を形成する工程と、

該絶縁膜を選択的に食刻し、該絶縁膜所定部位に接続ホ ールを形成する工程と、

該絶縁膜の接続ホール内に電導性プラグを形成する工程

該接続ホール内の電導性プラグ上に障壁層を形成するエ 20

それら障壁層及び絶縁膜上にキャパシター第1電極を形 成する工程と、

該キャパシター第1電極上に誘電体層を形成する工程 と、

該誘電体層上にキャパシター第2電極を形成する工程 と、を順次行う半導体素子のキャパシター製造方法。

【請求項3】前記絶縁膜を形成する工程は、半導体基板 上にゲート電極及びフィールド酸化膜を形成し、それら ゲート電極及びフィールド酸化膜上に絶縁膜を蒸着する 請求項2記載の半導体素子のキャパシター製造方法。

【請求項4】前記絶縁膜は、3000Åの厚さに蒸着す る請求項2記載の半導体素子のキャパシター製造方法。

【請求項5】前記接続ホールを形成する工程と該接続ホ ール内に電導性プラグを形成する工程間に、該接続ホー ル及び前記絶縁膜上に多結晶シリコン層を蒸着する段階 と、該多結晶シリコン層をエッチバックする段階と、が 追加して行われる請求項2記載の半導体素子のキャパシ ター製造方法。

【請求項6】前記多結晶シリコン層は、低圧化学蒸着法 40 (LPCVD) により、2000Åの厚さに蒸着する請 求項5記載の半導体素子のキャパシター製造方法。

【請求項7】前記多結晶シリコン層のエッチバック段階 は、C12/O2 エッチング液を用いて行う請求項5記 載の半導体素子のキャパシター製造方法。

【請求項8】前記障壁層を形成する工程では、TiN、 Ta、W, Moの金属合金及びそれらの金属ケイ化物 (silicide) 中何れ一つを用いる請求項2記載の半導体 素子のキャパシター製造方法。

は、2000Åの厚さにスパッタリング法を施して蒸着 する請求項2記載の半導体素子のキャパシター製造方

【請求項10】前記キャパシター第1電極は、Pt、P d、Ru、RuO2及び電導性を有する酸化物中、何れ 一つを用いて形成する請求項2記載の半導体素子のキャ パシター製造方法。

【請求項11】前記キャパシター第1電極を形成する工 程と前記誘電体層を形成する工程間に、該キャパシター 第1電極を形成した後、該キャパシター第1電極上にマ 10 スク用の感光膜を形成する工程と、該感光膜を湿式溶液 に浸漬して除去する工程と、が追加行われる請求項2記 載の半導体素子のキャパシター製造方法。

【請求項12】前記キャパシター第1電極は、BC13 /Cl₂ エッチング液を用いて残部を除去し、前記感光 膜はH2 SO4 /H2 O2 湿式溶液に浸漬して除去する 請求項11記載の半導体素子のキャパシター製造方法。

【請求項13】前記誘電体層の形成は、Ta2 O5 、B aSrTiO3, SrTiO3, BaTiO3, PbZ rO3、PZT、及びPLZTでなるグループから選択 された何れ一つの物質を用いて行う請求項2記載の半導 体素子のキャパシター製造方法。

【請求項14】前記キャパシター第2電極は、Pt、 W、及びTiN中何れ一つにより製造される請求項2記 載の半導体素子のキャパシター製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子のキャ パシター及びその製造方法に係るもので、詳しくは、高 集積 (high-intergrated) DRAM (dynamic random access memory) 素子のキャパシターとして必要な高 誘電膜キャパシターに適合する半導体素子のキャパシタ 一及びその製造方法に関するものである。

[0002]

【従来の技術】従来、半導体素子の高集積化に伴い、1 6Mbits及び64MbitsのDRAMは量産され ているが、256Mbits、1GbitのDRAMは 未だ開発段階である。即ち、該DRAMの高集積化に従 い単位セル (cell) のキャパシタンス領域が減小す るので、その縮小された領域で所望のキャパシタンスを 得る研究が活発に行われている。従って、高誘電体材料 (high dielectric constant material) のキャパシタ 一誘導体フィールムを用い、高誘電体薄膜を形成する研 究が進行されており、該高誘電体材料の物質は複合酸化 物の形態として、主に、BaSrTiO3 (BST)、 BaTiO3、SrTiO3、PbZrO3 等が用いら れている。

【0003】且つ、このような複合酸化物の形態は、6 00一700℃の高温下でフィールムの蒸着が行われる 【請求項9】前記キャパシター第1電極を形成する工程 50 ため、該髙温に適合する電極の物質及び電極の構造を得

2

3 . 1

4

ることが主要な課題となっている。そこで、従来多結晶シリコンを電極の材料として用いていたが、該多結晶シリコンは蒸着の際、酸化して拡散されるので、その酸化をある程度抑止する物質を用いるべきであった。従って、高誘電体膜をキャパシター誘導体に用いるときは、電極の構造を多層に構成し、該誘電体と基板間の拡散を防止する拡散障壁層(diffusion barrier)と、酸化をある程度抑制し電導性を有する電極層と、基板との電気的連結を行う接続プラグと、を夫々形成していた。

【0004】即ち、従来、半導体素子のキャパシター及 びその製造方法においては、図2に示したように、半導 体基板1上に一双の絶縁ゲート電極2a、2bを有する FETトランジスタ(図示せず)が形成され、それらゲ ート電極2a、2b上に絶縁層3が形成され、該絶縁層 3の中央基板1上に接続ホールが食刻形成されて該接続 ホール内基板1上にソース叉はドレイン領域6が形成さ れ、該ソース叉はドレイン領域6上面接続ホール内に多 結晶シリコンプラグ4が形成され、それら多結晶シリコ ンプラグ4及び絶縁層上面にキャパシター5が形成され ていた。且つ、該キャパシター5の構造及び形成段階に 20 おいては、先ず、前記多結晶シリコンプラグ4及び絶縁 層3上面所定部位にTa叉はTiNのような導電性物質 の障壁層 9 が形成され、該障壁層 9 上に下部電極 7 a が 形成され、それら下部電極 7 a 上面及び障壁層 9 両方側 面にBaSrTiO3の誘電フィールム8が被覆され、 該誘電フィールム8上に上部電極7bが形成されてい た。

[0005]

【発明が解決しようとする課題】然るに、このような従来半導体素子のキャパシター及びその製造方法においては、次のような不都合な点があった。 、下部電極7a及び障壁層9の積層された上面及び両方側面に誘電フィールム8を被覆するようになっているため、該誘電フィールム8の被覆の際、積層段のコーナー10a、10b部位に充填漏泄が発生し、該充填漏泄部位にSiO2のような絶縁物質が蒸着され易いという憂いがあった。

、誘電フィールム8の蒸着される間、障壁層9の両方側壁は露出されるため高温の障壁層9が酸化して接触抵抗を起こし、該障壁層9両方側壁面の酸化物により該障壁層9と下部電極7a間の接着性が低下される。 、障壁層9両方側壁面の酸化により該障壁層9と多結晶シリコンプラグ4間の接着性が低下し、該多結晶シリコンプラグ4の表面が酸化する憂いがあった。

[0006]

【課題を解決するための手段】本発明の目的は、多層電極形成時のエッチングを容易に行い、キャパシター面積の縮小に伴うミスアラインの発生を減らし得る半導体素子のキャパシター及びその製造方法を提供しようとするものである。叉、本発明の他の目的は、プラグの表面酸化によりキャパシターの性能が低下する現象を防止し、

障壁層の酸化により体積が膨張し応力を受けて電極が割れる現象を防止し得る半導体素子のキャパシター及びその製造方法を提供しようとするものである。

【0007】このような本発明の目的は、半導体基板上に形成され接続ホールを有した絶縁膜と、該絶縁膜の接続ホール内に該絶縁膜の厚さよりも低い厚さを有して形成されたプラグと、該接続ホール内のプラグ上面に形成された障壁層のTiNプラグと、それらTiNプラグ及び絶縁膜上に形成されたキャパシター第1電極と、該キャパシター第1電極上に形成された誘電体層と、該誘電体層上に形成されたキャパシター第2電極と、を備えた半導体素子のキャパシター及びその製造方法を提供することにより達成される。

[0008]

【発明の実施の形態】以下、本発明の実施の形態に対し 説明する。本発明に係る半導体素子のキャパシターにお いては、図1(J)に示したように、半導体基板20上 に形成され接続ホール29を有した絶縁膜28と、該絶 縁膜のTiNプラグ35と、それらTiNプラグ35及 び絶縁膜28の接続ホール29内に該絶縁膜28の厚さ よりも低い厚さを有して形成されたプラグ32と、該接 続ホール29内のプラグ32上面に形成された障壁層2 8上に形成されたキャパシター第1電極36と、該キャ パシター第1電極36上に形成された誘電体層40と、 該誘電体層40上に形成されたキャパシター第2電極4 2と、を備えている。

【0009】そして、本発明に係る半導体素子のキャパ

シターを製造する方法においては、図1 (A)に示したように、基板20上に所定形状のゲート電極22とn⁺形不純物拡散(ソース/ドレイン)領域24、25とフィールド酸化膜26とを夫々形成する。次いで、それらゲート電極22、n⁺不純物拡散(ソース/ドレイン)領域24、25及びフィールド酸化膜26上に、図1(B)に示したように、3000Å厚さの絶縁膜28を化学蒸着法により蒸着する。次いで、図1(C)に示したように、該絶縁膜28の所定部位に写真食刻を施しキャパシターストレージノード(capacitor storage node)の形成される接続ホール29を形成する。その後、それら接続ホール29及び絶縁膜28上に2000Å厚さの多結晶シリコン層30を低圧化学蒸着法により蒸着

【0010】次いで、図1(D)に示したように、該多結晶シリコン層30をC12/O2 エッチング液を用い3000Åの厚さにエッチバックして除去し、前記接続ホール29内の絶縁膜28上面から約1000Å下方側にプラグ32を形成する。この場合、該プラグ32は多結晶シリコンにて形成される。次いで、図1(E)に示したように、それらプラグ32及び第1絶縁膜28上に障壁層の役割をするTiN層34を1500Åの厚さに50. 蒸着するが、この場合、該TiN層34は、Ta、W、

5

Moの金属合金及びそれらの金属ケイ化物中何れ一つに て代替することもできる。

【0011】次いで、図1 (F) に示したように、該T iN層34をBCl3/CL2 エッチバック液を用いR IE (Reactive Ion Etching) 法により1500Åの厚 さにエッチングし、前記接続ホール29内のプラグ32 上にTiNプラグ23を形成する。次いで、図1(G) に示したように、それらTiNプラグ35及び絶縁膜2 8上に2000Å厚さのキャパシター第1電極36をス 極36はPtを使用し、Ptの代わりに、Pd、Ru、 RuO₂ 及び電導性を有する酸化物中何れ一つを使用す ることができる。

【0012】次いで、図1(H)に示したように、該キ ャパシター第1電極36上面にマスク用の感光膜38を 形成し、Р t のキャパシター第1電極36には写真食刻 を施してキャパシターストレージノードの形成される領 域を形成し、BCl3 / Cl2 エッチング液を用いてR IE法によりエッチングを施し所定形状のキャパシター 第1電極36を形成する。その後、図1(I)に示した 20 ように、該キャパシター第1電極36上の感光膜38 は、H2 SO4 /H2 O2 湿式溶液 (wet solution) に 浸漬(dipping)して完全に除去する。

【0013】次いで、図1 (J) に示したように、それ らキャパシター第1電極36及び絶縁膜28上に500 A厚さの誘電体層40を化学蒸着法により蒸着するが、 この場合、該誘電体層40は3以上の誘電常数を有する BaSrTiO3, SrTiO3, BaTiO3, Pb ZrO3、PZT、及びPLZTでなるグループから選 択された何れ一つの物質を用いる。その後、該誘電体層 30 26:フィールド酸化膜 40上にPtのキャパシター第2電極42を蒸着する が、この場合該Ptの代わりにW叉はTiNを使用する こともできる。

【0014】このように製造される本発明に係る半導体 素子のキャパシターにおいては、Ptの薄膜をエッチン グして簡単にキャパシター第1電極を形成するようにな るため、従来よりも電極の形成工程が極めて容易に行わ れる。且つ、ノードの接続とノードのパターン間にミス アライン (mis-align) が発生しても、単結晶シリコン

プラグは露出されず、障壁層のTiNプラグが露出され るため、従来障壁層の酸化により電極が割れる現象が防 止されキャパシターの信頼性が向上される。

6

[0015]

【発明の効果】以上、説明したように、本発明に係る半 導体素子のキャパシター及びその製造方法においては、 絶縁膜の接続ホール内に障壁層のTiNプラグを形成 し、該TiNプラグ上にキャパシター第1電極を被覆形 成してなるため、従来の誘電体膜蒸着時に発生する障壁 パッタリング法により蒸着するが、この場合、該第1電 10 層の酸化問題が解決され、電極が応力を受けて割れる現 象が防止されて、キャパシターの信頼性が向上されると いう効果がある。

【図面の簡単な説明】

【図1】(A)-(J)本発明に係る半導体素子のキャ パシター及びその製造工程図である。

【図2】従来半導体素子のキャパシターの構造を示した 縦断面図である。

【符号の説明】

1、20:半導体基板

2 a 、 2 b 、 2 2 : ゲート電極

3: 絶縁層

4:多結晶シリコンプラグ

5:キャパシター

6:ソース叉はドレイン領域

7 a:下部電極 7 b:上部電極 8:誘電フィールム

9:障壁層

24、25:不純物拡散 (ソース/ドレイン) 領域

28: 絶縁膜

30:多結晶シリコン層

32:プラグ 34:障壁層


35: Ti Nプラグ

36:キャパシター第1電極


38:感光膜 40:誘電体層

42:キャパシター第2電極

【図1】



【図2]



フロントページの続き

(51) Int. Cl. ⁶ H O 1 L 21/822

識別記号 庁内整理番号 F I

技術表示箇所